为一高速记忆体组作为主记忆体和中央处理单元的桥接。其速度比主记忆体快故可使中央处理单元以更快的速度读取资料和指令，以提升效能。资料和指令是经由某种预看演算法由主记忆体以整块的方式传送。参【CPU高速缓冲记忆体】（CPU cache）。