一种快取法，其已知位址的快取位址系由中间的位址位元决定。假如快取列的大小为2的n次方，则底端N个位址位元对应于快取分录内的一个位置。若快取拥有2的m次方个分录，则下一M个位址位元提供快取位置。剩下顶端位址位元被储存作为分录的一个标签。在此种筹划（scheme）下，因为仅有一个地方可走，故在快取未中（cache miss）等，无法选择何区块作快取。该简单筹划的缺点为当程式交替地存取对映于同一个快取位置的不同位址时，它对这些位置的各个存取将承受快取未中的情形；这种冲突（cache confilict）很类似多处理机上所生。参【完全结合快取】（fully associative cache）、【设定结合快取】（set associative cache）。