闸位准逻辑模拟

【闸位准逻辑模拟】基础信息（ 英文,繁体）

词语 闸位准逻辑模拟
英文 gate level logic simulation
繁体 閘位準邏輯模擬

【闸位准逻辑模拟】是什么意思

利用计算机验证设计中的数位系统的逻辑正确性的一种方法。模拟的输入是逻辑图和检验码等,模拟的结果输出是检验码在逻辑图中某些检测点上所形成的波状图。对输出结果进行分析可确定逻辑是否正确。

【闸位准逻辑模拟】相关的组词

【闸】组词

【位】组词

【准】组词

【逻】组词

【辑】组词

【模】组词

【拟】组词

热门词语