组合后电路内测试

【组合后电路内测试】基础信息（ 英文,繁体）

词语 组合后电路内测试
英文 in-circuit post assembler testing
繁体 組合後電路內測試

【组合后电路内测试】是什么意思

元件装配在印刷电路板上后，对元件及组装过程的综合检测，以发现元件在插入及焊接时有无损伤而可能导致故障的情形。

【组合后电路内测试】相关的组词

【组】组词

【合】组词

【后】组词

【电】组词

【路】组词

【内】组词

【测】组词

【试】组词

热门词语