合并电晶体逻辑电路

【合并电晶体逻辑电路】基础信息（ 英文,繁体）

词语 合并电晶体逻辑电路
英文 merged transistor logic circuit
繁体 合併電晶體邏輯電路

【合并电晶体逻辑电路】是什么意思

将两个或更多个印刷电路合并成一个逻辑电路。

【合并电晶体逻辑电路】相关的组词

【合】组词

【并】组词

【电】组词

【晶】组词

【体】组词

【逻】组词

【辑】组词

【路】组词

热门词语