条件总数加法器

【条件总数加法器】基础信息（ 英文,繁体）

词语 条件总数加法器
英文 condition sum adder
繁体 條件總數加法器

【条件总数加法器】是什么意思

在加法器中为了减少进位所产生的延迟，而在加法器电路中建立两种和，及两种进位的电路，然后依据不同的输入条件产生的进位条件，获得其实际的和及进位的加法器称之。它可将加法器的运行速度加快。

【条件总数加法器】相关的组词

【条】组词

【件】组词

【总】组词

【数】组词

【加】组词

【法】组词

【器】组词

热门词语