在使用时钟信号去控制系统的不同部份电路时，因经过的电路不尽相同，以及各电路元件结构的不同，而致使时锺信号最后到达被控制电路的时间不一致，称为时钟偏斜，它将造成电路的不能正常工作，为设计数位电路时所应考虑的一个重要课题。